1、建議在印制電路板中，VDD和GND分別由電源層和地層實(shí)現(xiàn)。連接到AVDD和AGND引腳的模擬電源應(yīng)直接布線到電源層和地層，它們不能和任何一個(gè)數(shù)字電源共享線路連接。

 

2、數(shù)字和模擬電源端都必須安放退藕電容。 數(shù)字電源連線上的每兩個(gè)電源引腳必須至少接有一個(gè)100nF電容，并盡量靠近這些引腳。較為理想的是每個(gè)電源引腳都有一個(gè)10nF或100nF的退藕電容。模擬電源應(yīng)單獨(dú)使用100nF和1nF電容并聯(lián)去藕，并盡量靠近AVDD和AGND引腳。所有這些退藕電容都應(yīng)是低ESR的陶瓷電容。

 

3、在硬件設(shè)計(jì)的某些地方需要附加大量的退藕電容。在供電電源上至少需要一個(gè)10uF、低ESR的鉭或鋁電解電容，通常位于電源輸入端或電源穩(wěn)壓器的輸出端。 對(duì)于大多數(shù)的設(shè)計(jì)，推薦安放多個(gè)電容，它們應(yīng)分布在電路板的四周。

 

4、為對(duì)模擬電源進(jìn)一步濾波，在模擬電源輸入端的電源層和退藕電容之間串入一個(gè)磁珠。一個(gè)合適的表面安裝磁珠規(guī)格可以是，電感量為10nH，500mA，直流阻抗為0.3?，封裝為0603。

 

5、對(duì)于目標(biāo)系統(tǒng)， 如果多層電路板的成本太高，無法實(shí)現(xiàn)電源層和地層，那么應(yīng)仔細(xì)地盡可能減小電源和地之間連接的串聯(lián)阻抗。 保持電源和地的導(dǎo)線盡可能短而粗，退藕電容盡可能靠近封裝的電源引腳。 對(duì)于模擬供電的電源和地的引腳AVDD和AGND，分別布電源和地導(dǎo)線，從供電輸入端接到磁珠，然后再接到退藕電容，并保證這些退藕電容盡可能靠近這些引腳.